Mojo FPGA Development Board Shield: 3 Βήματα

2024 Συγγραφέας: John Day | [email protected]. Τελευταία τροποποίηση: 2024-01-30 08:33

Συνδέστε τον πίνακα ανάπτυξης Mojo σε εξωτερικές εισόδους με αυτήν την ασπίδα.

Τι είναι ο πίνακας ανάπτυξης Mojo;

Ο πίνακας ανάπτυξης Mojo είναι ένας πίνακας ανάπτυξης που βασίζεται γύρω από το Xilinx spartan 3 FPGA. Ο πίνακας είναι κατασκευασμένος από την Alchitry. Τα FPGA είναι πολύ χρήσιμα όταν πολλαπλές διαδικασίες πρέπει να εκτελούνται ταυτόχρονα.

Τι θα χρειαστείς;

Προμήθειες

Πίνακας ανάπτυξης Mojo

Αρχείο Gerber

8 x 15k ohm αντιστάσεις (προαιρετικό*)

4 x 470 ohm αντιστάσεις

4 x 560 ohm αντιστάσεις

4 x οθόνες επτά τμημάτων CC

LED 4 x 3 mm

4 x διακόπτες αφής SPDT

Διακόπτης DIP τοποθέτησης 1 x 4 θέσεων

2 x 25 επί 2 ή 4 x 25 κεφαλίδες

Κεφαλή κουτιού 1x 2 με 5 ακίδες

Συγκολλητικό σίδερο

Κόλλα μετάλλων

Ροή

*(εάν παραλείπονται αυτές οι αντιστάσεις πρέπει να είναι ενεργοποιημένη η εσωτερική έλξη/αναδίπλωση για τις σχετικές ακίδες)

Βήμα 1: Μεταφορτώστε το Gerber στον κατασκευαστή Pcb της επιλογής σας

Για τους πίνακες μου παρήγγειλα από JLC PCB.

Η μόνη αλλαγή που έκανα ήταν το χρώμα που ήθελα να ταιριάζει με το μαύρο του Mojo.

Βήμα 2: Συνέλευση Διοικητικού Συμβουλίου

Κατά τη συγκόλληση, πάντα θεωρώ χρήσιμο να κολλήσω πρώτα τα χαμηλότερα μέρη, οπότε η αρχή με τις αντιστάσεις είναι καλή ιδέα.

Τα R5, R6, R7, R8, R9, R10, R11 και R12 είναι αντιστάσεις 15k ohm που χρησιμοποιούνται για να κατεβάσουν τους διακόπτες (αν χρησιμοποιείτε εσωτερική έλξη/αναδίπλωση αγνοήστε αυτό).

Τα R1, R2, R3, R4 είναι αντιστάσεις 560 ohm που είναι υπεύθυνες για τον περιορισμό του ρεύματος μέσω της οθόνης των 7 τμημάτων.

Τα R13, R14, R15, R16 είναι αντιστάσεις 470 ohm που είναι υπεύθυνες για τον περιορισμό του ρεύματος μέσω των 4 LED.

Στη συνέχεια συγκολλήστε τον διακόπτη εμβύθισης, τους απτικούς διακόπτες, τα LED, τις οθόνες επτά τμημάτων και τον σύνδεσμο κεφαλίδας κουτιού με αυτήν τη σειρά.

Τώρα τοποθετήστε το 25 επί 2 (ή 2 25 επί 1) στο mojo για να ευθυγραμμίσετε τις ακίδες. Ευθυγραμμίστε την ασπίδα με τις καρφίτσες και κολλήστε τη στη θέση της.

Βήμα 3: Ρύθμιση λογισμικού

Για λογισμικό που αναφέρεται στον ιστότοπο Alchitry θα σας ενημερώσει για το τι χρειάζεστε για να ξεκινήσετε και να εγκαταστήσετε το Xilinx ISE. Ωστόσο, αλλάζοντας το αρχείο.ucf, ώστε να γνωρίζει ποιες καρφίτσες συνδέονται με αυτό που είναι σημαντικό για να ξεκινήσει το πρόγραμμά σας.

Εδώ είναι το αρχείο.ucf που χρησιμοποιώ με την ασπίδα:

CONFIG VCCAUX = 3.3;

NET "clk" TNM_NET = clk; TIMESPEC TS_clk = ΠΕΡΙΟΔΟΣ "clk" 50 MHz HIGH 50%; NET "clk" LOC = P56 | IOSTANDARD = LVTTL; NET "rst_n" LOC = P38 | IOSTANDARD = LVTTL; NET "cclk" LOC = P70 | IOSTANDARD = LVTTL; NET "spi_mosi" LOC = P44 | IOSTANDARD = LVTTL; NET "spi_miso" LOC = P45 | IOSTANDARD = LVTTL; NET "spi_ss" LOC = P48 | IOSTANDARD = LVTTL; NET "spi_sck" LOC = P43 | IOSTANDARD = LVTTL; NET "spi_channel" LOC = P46 | IOSTANDARD = LVTTL; NET "spi_channel" LOC = P61 | IOSTANDARD = LVTTL; NET "spi_channel" LOC = P62 | IOSTANDARD = LVTTL; NET "spi_channel" LOC = P65 | IOSTANDARD = LVTTL; NET "avr_tx" LOC = P55 | IOSTANDARD = LVTTL; NET "avr_rx" LOC = P59 | IOSTANDARD = LVTTL; NET "avr_rx_busy" LOC = P39 | IOSTANDARD = LVTTL; NET "Q [0]" LOC = P26 | IOSTANDARD = LVTTL; NET "Q [1]" LOC = P23 | IOSTANDARD = LVTTL; NET "Q [2]" LOC = P21 | IOSTANDARD = LVTTL; NET "Q [3]" LOC = P16 | IOSTANDARD = LVTTL; NET "S [0]" LOC = P7 | IOSTANDARD = LVTTL; NET "S [1]" LOC = P9 | IOSTANDARD = LVTTL; NET "S [2]" LOC = P11 | IOSTANDARD = LVTTL; NET "S [3]" LOC = P14 | IOSTANDARD = LVTTL; NET "pb [1]" LOC = P30 | IOSTANDARD = LVTTL; NET "pb [2]" LOC = P27 | IOSTANDARD = LVTTL; NET "pb [3]" LOC = P24 | IOSTANDARD = LVTTL; NET "pb [4]" LOC = P22 | IOSTANDARD = LVTTL; NET "sevsega [0]" LOC = P57 | IOSTANDARD = LVTTL; NET "sevsegb [0]" LOC = P58 | IOSTANDARD = LVTTL; NET "sevsegc [0]" LOC = P66 | IOSTANDARD = LVTTL; NET "sevsegd [0]" LOC = P67 | IOSTANDARD = LVTTL; NET "sevsege [0]" LOC = P74 | IOSTANDARD = LVTTL; NET "sevsegf [0]" LOC = P75 | IOSTANDARD = LVTTL; NET "sevsegg [0]" LOC = P78 | IOSTANDARD = LVTTL; NET "sevsegdp [0]" LOC = P80 | IOSTANDARD = LVTTL; NET "sevsega [1]" LOC = P82 | IOSTANDARD = LVTTL; NET "sevsegb [1]" LOC = P83 | IOSTANDARD = LVTTL; NET "sevsegc [1]" LOC = P84 | IOSTANDARD = LVTTL; NET "sevsegd [1]" LOC = P85 | IOSTANDARD = LVTTL; NET "sevsege [1]" LOC = P87 | IOSTANDARD = LVTTL; NET "sevsegf [1]" LOC = P88 | IOSTANDARD = LVTTL; NET "sevsegg [1]" LOC = P92 | IOSTANDARD = LVTTL; NET "sevsegdp [1]" LOC = P94 | IOSTANDARD = LVTTL; NET "sevsega [2]" LOC = P97 | IOSTANDARD = LVTTL; NET "sevsegb [2]" LOC = P98 | IOSTANDARD = LVTTL; NET "sevsegc [2]" LOC = P99 | IOSTANDARD = LVTTL; NET "sevsegd [2]" LOC = P100 | IOSTANDARD = LVTTL; NET "sevsege [2]" LOC = P101 | IOSTANDARD = LVTTL; NET "sevsegf [2]" LOC = P102 | IOSTANDARD = LVTTL; NET "sevsegg [2]" LOC = P104 | IOSTANDARD = LVTTL; NET "sevsegdp [2]" LOC = P111 | IOSTANDARD = LVTTL; NET "sevsega [3]" LOC = P114 | IOSTANDARD = LVTTL; NET "sevsegb [3]" LOC = P115 | IOSTANDARD = LVTTL; NET "sevsegc [3]" LOC = P116 | IOSTANDARD = LVTTL; NET "sevsegd [3]" LOC = P117 | IOSTANDARD = LVTTL; NET "sevsege [3]" LOC = P118 | IOSTANDARD = LVTTL; NET "sevsegf [3]" LOC = P119 | IOSTANDARD = LVTTL; NET "sevsegg [3]" LOC = P1120 | IOSTANDARD = LVTTL; NET "sevsegdp [3]" LOC = P121 | IOSTANDARD = LVTTL;

Θυμηθείτε εάν δεν έχετε εγκαταστήσει τις αντιστάσεις ανατροπής για επεξεργασία των ακίδων στο.ucf με

| ΤΡΑΒΑΩ ΚΑΤΩ; ο

| ΤΡΑΒΗΞΤΕ;

Εάν θέλετε να χρησιμοποιήσετε το μπλοκ για οτιδήποτε, οι συνδέσεις είναι οι εξής. Αριστερά ο αριθμός καρφιτσών μπλοκ και δεξιά ο αριθμός καρφίτσα mojo που πρέπει να αντιστοιχίσετε στο.ucf σας:

καρφίτσα 1 = 29

καρφίτσα 2 = 51

καρφίτσα 3 = 32

καρφίτσα 4 = 41

καρφίτσα 5 = 34

καρφίτσα 6 = 35

καρφίτσα 7 = 40

καρφίτσα 8 = 33

pin 9 = GND

ακίδα 10 = +V